조직구성

연구팀

연구팀

조직구성 > 연구팀

최양규

1-2-3 Project Director

연구과제 : 초저전력 신개념 전자소자의 개발
연구목표 현재 각종 회로 및 메모리는 집적화가 진행됨에 따라 엄청난 전력을 소모하고 이에 따른 열 발생 문제로 인해 집적도의 증가와 성능개선을 위한 소자 크기의 축소화가 어려워 짐.

○ 기존의 CMOS 공정기술을 바탕으로 우수한 성능 및 소비전력을 획기적으로 줄일 수 있는 신개념 전자소자의 개발.

○ 궁극적으로 메모리 및 로직회로의 적용을 통한 초저전력 전자회로 및 시스템 구현.
연구내용 ○ 기존의 CMOS 공정 기술을 바탕으로 우수한 성능 및 소비전력을 획기적으로 줄일 우 있는 새로운 개념의 초저전력, 고집적, 고성능 전자소자의 개발

○ 새로운 구조의 전면 게이트 (gate-all-around: GAA) 트랜지스터의 개발
-생산 단가를 줄일 수 있는 bulk wafer에서 제작된 GAA 전자소자 제작
-구동 전류를 늘릴 수 있는 다층 실리콘 나노선 트랜지스터의 개발
- 제작공정을 줄일 수 있는 junctionless 다층 실리콘 나노선 트랜지스터의 개발

○ 제작된 다층 실리콘 나노선 트랜지스터를 기반으로 한 초 저전력, 고성능, 고집적 메모리 소자의 개발
기대효과 본 과제에서 수행하게 되는 신개념 에너지 혁신소자는 낮은 전력 소모를 통해 기존 CMOS 기반의 전자 시스템의 한계를 극복하기에 적합한 기술임.

○ 초저전력 및 높은 신뢰성을 가지는 메모리 및 로직 등에 사용 가능
○ 초저전력 소자를 바탕으로 제품 수명 및 효율성관련 제품의 효율성 향상과 수명 연장
○ 전력 소모 감소와 내구성 증가로 인한 긍정적인 경제적 효과 창출.
논문
논문번호 논문제목 년도 단계
54 Controllable electrical and physical breakdown of poly-crystalline silicon nanowires by thermally assisted electromigration 2016.06. 2단계
3차년도
53 Local Electro-Thermal Annealing for Repair of Total Ionizing Dose Induced Damage in Gate-All-Around MOSFETs 2016.06. 2단계
3차년도
52 Investigation of Low-Frequency Noise in Nonvolatile Memory Composed of a Gate-All-Around Junctionless Nanowire FET 2016.05. 2단계
3차년도
51 Logic circuits composed of flexible carbon nanotube thin-film transistor and ultra-thin polymer gate dielectric 2016.05. 2단계
3차년도
50 A Triboelectric Sponge Fabricated from a Cube Sugar Template by Three-Dimensional Soft Lithography for Superhydrophobicity and Elasticity 2016.04. 2단계
3차년도
49 Controlled anisotropic wetting of scalloped silicon nanogroove 2016.04. 2단계
3차년도
48 Self-Curable Gate-All-Around MOSFETs Using Electrical Annealing to Repair Degradation Induced From Hot-Carrier Injection 2016.03. 2단계
3차년도
47 A Separate Extraction Method for Asymmetric Source and Drain Resistances Using Frequency-Dispersive C-V Characteristics in Exfoliated MoS2 FET 2016.03. 2단계
3차년도
46 Single nanowire on graphene (SNOG) as an efficient, reproducible, and stable SERS-active platform 2016.03. 2단계
3차년도
45 A Vertically Integrated Junctionless Nanowire Transistor 2016.02. 2단계
3차년도
1 2 3 4 5 6
특허
번호 산업재산권 명칭 출원/등록국가 출원/등록일자 단계
21 전계 효과 트랜지스터의 제조 방법 PCT 2015-02-04 2단계
2차년도
20 실린더형 접촉 대전 발전기 및 그 제조 방법 KR 2014-12-17 2단계
2차년도
19 접촉 대전 발전기 및 그 제조 방법 KR 2014-12-09 2단계
2차년도
18 접촉 대전 발전기 및 그 제조 방법 KR 2014-12-02 2단계
2차년도
17 접촉 대전 발전기 및 그 제조 방법 KR 2014-10-14 2단계
2차년도
16 전계 효과 트랜지스터의 제조 방법 KR 2014-10-13 2단계
2차년도
15 코팅 대전층을 포함하는 접촉 대전 발전기 및 그 생성 방법 KR 2014-09-23 2단계
2차년도
14 전자 소자 및 그 제조방법 KR 2014-09-19 2단계
2차년도
13 롤형상을 이용한 슬라이딩 접촉 대전 발전기 및 그 제조 방법 KR 2014-09-02 2단계
2차년도
12 스위치 소자 및 그 제조방법 KR 2013-12-06 2단계
1차년도
1 2 3
학술대회
번호 발표제목 학술대회명 일자 단계
 
맨위로