조직구성

연구팀

연구팀

조직구성 > 연구팀

박인철

2-1-1 Project Director

연구과제 : 스마트 IT 시스템에 적합한 멀티코어 플랫폼
연구목표 연구의 목적은 초저전력으로 동작하며, 확장성이 용이한 멀티코어 플랫폼을 설계/ 구현하기 위한 핵심 기술을 개발하는 것이다. 이를 위해 멀티/매니 프로세서 코어에 대응하여 확장성과 가용성을 보장할 수 있는 코어 구조에 대한 연구를 스마트 센서 네트워크 시스템에 초점을 두고 진행한다. 이에 더불어, 사용자 친화적인 환경과 빠른 시제품을 가능하게 하는 자동화된 합성(synthesis) 방법론을 개발한다.
연구내용 스마트 IT 융합 시스템에 안정화된 연산 능력을 제공하기 위한 32-bit RISC Multi-core Platform에 대한 연구를 진행한다. 에너지 효율적인 컴퓨팅 아키텍처 개발을 시작으로 하여, 응용 시스템에 따라 다양한 연산 능력을 제공할 수 있도록 확장 가능한 멀티 코어를 목표로 하며, 듀얼 코어를 시작으로 쿼드, 옥타 코어로 프로세서의 성능을 확장해 나가도록 한다.

멀티/매니 코어 시스템 상에서 전력 관리와 부하 균형은 저전력 소모와 고성능을 유지하는데 중요하다. 컴퓨팅 파워가 컨텍스트 스위치 도중에 소모되므로, 하드웨어 기반의 쓰레드 매니저를 설계하여 각 코어 별 효율적인 일 분배와 전체 시스템의 처리 속도를 높일 수 있다. 또한 마스터 프로세서와 슬레이브 프로세서로 구성되는 특별한 구조를 제안하여 하드웨어 복잡도를 많이 높이지 않으면서 대기 시간에서 파워를 효율적으로 사용할 수 있도록 한다.

여러 IP들을 위에서 언급한 멀티코어 플랫폼에 연결/통합하는 체계적인 방법 개발을 통해 시스템 합성(synthesis)을 자동화한다. 사용하기 쉬운 시스템 구현을 위해 스케일러블 멀티/매니 코어를 지원하는 캐쉬 컨트롤러, 메모리 관리 유닛, 온칩 버스, 인터페이스 단 및 디바이스 드라이버 합성의 자동화에 대한 연구를 진행한다.
기대효과 이 연구를 통해서, 확장성과 에너지 효율 그리고 성능까지 포함하는 멀티코어 구조에 대한 구체적인 지식을 얻을 수 있다. 그리고 스마트 IT 시스템과 명확한 프로세서 시스템을 이루는 체계적인 방법을 얻을 수 있다. 저전력, 저복잡도의 멀티코어 시스템은 그 자체 중요성 뿐 아니라, 스마트 센서 시스템 시장을 선도할 수 있는 기반이 될 것이다.
논문
논문번호 논문제목 년도 단계
9 A Low-Power High-Performance SoC Platform for IoT Application 2016.04. 2단계
3차년도
8 Low-Power Parallel Chien Search Architecture Using a Two-Step Approach 2016.03. 2단계
3차년도
7 Energy-Efficient Floating-Point MFCC Extraction Architecture for Speech Recognition Systems 2016.02 2단계
3차년도
6 Reverse Rate Matching for Low-Power LTE-Advanced Turbo Decoders 2015.12. 2단계
3차년도
5 Partially Parallel Encoder Architecture for Long Polar Codes 2015.03. 2단계
2차년도
4 Energy-Efficient Floating-Point MFCC Extraction Architecture for Speech Recognition Systems 2015.03. 2단계
2차년도
3 Tail-Overlapped SISO Decoding for High-Throughput LTE-Advanced Turbo Decoders 2014.09. 2단계
2차년도
2 Single-step glitch-free NAND-based digitally controlled delay lines using dual loops 2014.06 2단계
1차년도
1 Immediate Exchange of Extrinsic Information for High-Throughput Turbo Decoding 2012.12 1단계
2차년도
1
특허
번호 산업재산권 명칭 출원/등록국가 출원/등록일자 단계
4 메모리 관리 유닛, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 데이터 관리 방법 KR 2014-01-22 2단계
1차년도
3 일관성 관리 방법, 일관성 관리 회로, 이를 포함하는 캐시 장치 및 반도체 장치 KR 2012-06-27 1단계
1차년도
2 메모리 관리 유닛, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 데이터 관리 방법 KR 2012-06-27 1단계
1차년도
1 가상 보드 플랫폼, 시스템-온-칩 시뮬레이션 장치, 시스템-온-칩 시뮬레이션 방법 및 시스템-온-칩 검증 방법 KR 2012-06-27 1단계
1차년도
1
학술대회
번호 발표제목 학술대회명 일자 단계
 
맨위로